MiniLED芯片焊盤表面結(jié)構(gòu)對封裝的影響分析

本文通過對現(xiàn)有用于微顯示的LED芯片使用過程分析，指出目前使用過程中主要限制問題，設計三種電極焊盤表面結(jié)構(gòu)，并完成芯片制作；通過對三組實驗品的外觀及固晶后推力進行對比評估，指出三組芯片焊盤表面電極結(jié)構(gòu)各自的優(yōu)缺點及適用性，對后續(xù)芯片選擇具有一定指導意義。

前言

隨著近年來的技術(shù)發(fā)展，作為LED在顯示上的一個重要應用，小間距顯示屏在進入室內(nèi)顯示后，逐漸走向成熟。傳統(tǒng)的小間距顯示由于像素間距的影響以及分立器件的固有缺陷，依然存在顯示視距不足、摩爾紋等現(xiàn)象，為滿足人們不斷追求顯示效果的需求，以及進一步擴展應用領(lǐng)域，小間距顯示在往更小點間距發(fā)展的道路上不斷前進，這就意味這芯片的尺寸不斷減小，MiniLED由于其能夠避免原有芯片的種種缺陷，而成為更小點間距的唯一選擇，同時也成為近兩年業(yè)界研究的熱點。

今年以來各類相關(guān)應用也不斷展出，目前常規(guī)MiniLED結(jié)構(gòu)皆采用倒裝結(jié)構(gòu)，芯片尺寸在100*300um之間，受到芯片及電極NP電極間隔尺寸的限制，芯片的焊盤尺寸較小。同時為克服分立器件尺寸對點間距限制，MiniLED大多采用集成封裝（COB）方式進行，其對作業(yè)過程中的穩(wěn)定性一致性等要求較高，因此在封裝過程中實現(xiàn)穩(wěn)定可靠的芯片與基板的焊接是MiniLED應用過程最重要的環(huán)節(jié)之一。

本文從芯片端出發(fā)，制作不同電極焊盤結(jié)構(gòu)，通過對比焊接過程后的參數(shù)表現(xiàn)，分析對芯片及封裝的影響，為后續(xù)使用提供一定經(jīng)驗。

機理分析及實驗設計

針對倒裝LED芯片焊接，常規(guī)方式是回流焊及共晶焊兩種方式。

其中常規(guī)回流焊方式，封裝過程中通過錫膏固定方式進行，對應電極表面為Au結(jié)構(gòu)，具體的需要在基板對應焊盤位置點錫膏，再固定芯片，然后再按照一定的溫度曲線通過回流焊爐進行高溫固化，錫膏的選擇決定了固化所有需要的溫度，通常會在180~260℃之間進行選擇，溫度相對較低，與芯片制程溫度基本一致，對芯片結(jié)構(gòu)影響較小，同時由于MiniLED芯片及焊盤尺寸較小，錫膏使用量及位置準確度極為重要，與此同時芯片電極焊盤對錫膏的適應性也較為重要，若防護不足，極易發(fā)生電極侵蝕而脫落情況。

另一種共晶焊，封裝過程中通過助焊劑固定方式進行，對應芯片電極焊盤表面為AuSn結(jié)構(gòu)，具體的需要在基板對應焊盤位置點助焊劑，再固定芯片，然后再按照一定的溫度曲線進行高溫固化，過程中由于AuSn材料本身共晶溫度限制，通常最高溫度在320℃左右，對芯片結(jié)構(gòu)及輔材等高溫的穩(wěn)定要求較高，但其避免了小尺度下錫膏控制的問題。

在以上兩種方式之外，另一種目前在IC集成封裝工藝中用到的鍍錫工藝則集合了以上兩種方式的優(yōu)點，對應芯片電極焊盤表面采用Sn結(jié)構(gòu)，具體的需要在基板對應焊盤位置點助焊劑，再固定芯片，然后按照一定的溫度曲線進行高溫固化，溫度方面與常規(guī)回流焊類似，芯片電極焊盤表面SnAg成份決定了固化所使用的溫度，目前常用溫度在240℃左右，該方式一方面避免了錫膏情況下的精準控制問題，另一方面固化溫度也在相對較低位置，但芯片制程相對復雜，同時芯片結(jié)構(gòu)對最終效果影響較大。

考慮以上三種方式對芯片及封裝效果的影響，本文采用三種方式制作同尺寸MiniLED芯片，再按照對應焊接所需溫度曲線進行芯片與基板焊接，然后從外觀、性能、推力等方面進行測試分析。

實驗準備及實施

1、芯片制備

按照現(xiàn)行芯片工藝，選擇外延片進行常規(guī)工藝流水，電極焊盤制作前暫停分為3組，其中組1在電極焊盤制作時采用現(xiàn)行Au電極結(jié)構(gòu)，焊盤厚度2.4um，組2在常規(guī)電極制作后，采用使用熱蒸發(fā)方式，使用有研億金新材料有限公司 AuSn材料（99.999%）制作AuSn焊接層（Au80%：Sn20%），厚度4um，組3在常規(guī)電極制作后，在電極焊盤位置制作焊錫層（Sn97% :Ag3%）焊層厚度10um, 從制作過程看，常規(guī)Au電極及AuSn鍍層采用蒸發(fā)方式進行，整體良率較為穩(wěn)定，焊錫層制作時，由于過程中含有一定腐蝕性成份，需要在芯片表面非鍍膜區(qū)域做鈍化加強，防止作業(yè)過程中出現(xiàn)芯片結(jié)構(gòu)的損傷，同時整個鍍膜制作過程中參數(shù)調(diào)整對最終良率影響較大，三組樣品焊盤表面SEM形貌正面及側(cè)面對照如下：

其中圖1為組1表面為Au結(jié)構(gòu)芯片；圖2為組2表面為AuSn結(jié)構(gòu)芯片；圖3為組3表面為鍍Sn結(jié)構(gòu)芯片；由上圖可以看出，組1及組2樣品在完成電極制作后，焊盤表面較為平整，但一次電極結(jié)構(gòu)表現(xiàn)明顯，組3由于制作方式原因，焊盤表面相對粗糙，但由于整體厚度較厚，底層一次電極形貌未表現(xiàn)出，同時由于Au材料屬性限制，在測試過程中，測試探針極易在焊盤表面形成明顯痕跡。

在完成芯片前道作業(yè)流水后，將3組按照常規(guī)方式進行研磨劃裂，同機臺測試結(jié)果如下：

表1 測試匯總

由以上測試結(jié)果，3組芯片光電性能參數(shù)基本一致，綜合良率基本一致，其中組3，Ir良率略低，通過觀察芯片表面，部分區(qū)域出現(xiàn)金屬沾污，這主要是由于制作鍍錫層后，溶液清洗過程中產(chǎn)生，導致出現(xiàn)漏電通道產(chǎn)生漏電，這也是在該工藝實施過程中，最主要控制環(huán)節(jié)。

2、芯片封裝

從以上3組制備完成樣品中，各自選取50pcs參數(shù)相同晶粒進行封裝樣品制作，根據(jù)實驗室條件，錫膏使用晨日科技ES1000實驗組2/3助焊劑使用晨日科技ES930系列（粘附強度15mg/mm^2）固晶完成后使用型號為SIKAMA Falcon 5C的5溫區(qū)回流焊機進行，三組作業(yè)過程如下（回流焊曲線）：

其中組1使用圖a曲線，組2使用圖b曲線

過溫完成后，焊接形貌情況如下：

由圖4顯示：三組差異較為明顯，其中組2、組3由于未使用錫膏，外觀較好，完全避免錫膏過量的問題，組1封裝在使用錫膏過程中，易發(fā)生類似錫膏過量導致的芯片歪斜現(xiàn)象，同時由于芯片焊盤間距為100um,因此在錫膏過量情況下，固晶過程導致錫膏擠壓流動，容易產(chǎn)生焊盤連同，形成漏電通道，造成最終失效。

結(jié)果與分析

使用型號為TRY MFM1200多功能推拉力測試機（下圖a）對三組樣品進行推力測試，數(shù)據(jù)采集效果曲線如圖（下圖b）。

每組實驗品測試10pcs,對推力測試數(shù)據(jù)進行統(tǒng)計（表2），同時對推晶過程中掉落芯片電極表面進行SEM分析如下：

從推力測試匯總數(shù)據(jù)看，實驗組3（鍍Sn）推力明顯高于組1及組2，組2推力最低，推落芯片焊盤完整，但形貌相對有一定差異。結(jié)合前述樣品制作與封裝過程推測：組1推力相對偏低與所使用錫膏粒徑偏大有關(guān)，用于測試晶粒焊盤面積為76*62um,因此在封裝過程中，會導致部分晶粒焊盤下錫量不足，進而表現(xiàn)為推力不足，在組1SEM圖像上可以明顯發(fā)現(xiàn)，有較大區(qū)域空洞位置，同樣對于組2樣品，受制于芯片結(jié)構(gòu)設計原因（目前全部為DBR工藝），在前述芯片SEM圖像中，焊盤正面平整面積較小，底層電極圖像明顯，因此在固晶過程中，芯片會產(chǎn)生輕微傾斜，后續(xù)回流焊過程中易在焊盤對應位置產(chǎn)生大量空洞，導致焊力不足；對于組3，由于后續(xù)鍍錫制程所制作錫層厚度達10um，焊盤表面未表現(xiàn)出底層電極結(jié)構(gòu)，相對平整，因此在固晶及過溫后，芯片與基本貼合緊密，后期使用可靠性更高。

綜合以上3組實驗品情況，由于目前小尺寸芯片因可靠性問題都采用DBR結(jié)構(gòu)的倒裝結(jié)構(gòu)，其底層一次電極結(jié)構(gòu)在焊盤表面表現(xiàn)明顯，且占據(jù)較大比例，因此電極表面采用AuSn結(jié)構(gòu)(組2)在現(xiàn)有封裝過程中易產(chǎn)生空洞，其并不適用于現(xiàn)有常規(guī)制程下的小尺寸倒裝芯片。電極表面采用Au結(jié)構(gòu)（組1），其采用錫膏方式固晶使用，能適用于現(xiàn)有制程，但使用過程中需結(jié)合焊盤大小選擇合適粒徑錫膏，有助于提高焊接可靠性，同時錫膏使用量對封裝良率影響較大，電極表面采用鍍Sn結(jié)構(gòu)（組3），芯片制程較為復雜，對芯片良率稍有影響，但在封裝過程及推力表現(xiàn)較優(yōu)。

結(jié)論

基于前述實驗及分析，針對目前微顯示LED芯片焊盤結(jié)構(gòu)，由于芯片工藝路線限制，AuSn結(jié)構(gòu)不適用于該應用下芯片，表面Au結(jié)構(gòu)，符合現(xiàn)有常規(guī)倒裝芯片使用方式，但錫膏選擇及封裝過程控制要求較高，表面鍍Sn結(jié)構(gòu)，芯片制程較為復雜，成本略高，但封裝使用效果較優(yōu)，封裝應用廠商可根據(jù)自己的需要選擇合適芯片焊盤結(jié)構(gòu)。